只读存储器ROM在运行时具有( )功能。(本题2.0分) A、 无读/无写 B、 无读/写 C、 读/写 D、 读/无写
随机存取存储器 RAM 中的内容,当电源断掉后又接通,存储器中的内容( ) 。(本题2.0分) A、
随机存取存储器 RAM 中的内容,当电源断掉后又接通,存储器中的内容( ) 。(本题2.0分) A、 全部改变 B、 全部为 1 C、 不确定 D、 保持不变
将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称为 。(本题2.0分) A、 采样 B
将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称为 。(本题2.0分) A、 采样 B、 量化 C、 保持 D、 编码
CMOS数字集成电路与TTL数字集成电路相比突出的优点是( )。
CMOS数字集成电路与TTL数字集成电路相比突出的优点是( )。(本题4.0分) A、 .微功耗 B、 高速度 C、 高抗干扰能力 D、 电源范围宽
边 沿 式 D 触发器是一种( )稳态电路。(本题2.0分) A、 无 B、 单 C、 双 D、
边 沿 式 D 触发器是一种( )稳态电路。(本题2.0分) A、 无 B、 单 C、 双 D、 多
用若干RAM实现位扩展时,其方法是将( )相应地并联在一起。
用若干RAM实现位扩展时,其方法是将( )相应地并联在一起。(本题4.0分) A、 地址线 B、 数据线 C、 片选信号线 D、 读/写线
同步时序电路和异步时序电路比较,其差异在于后者 ( ) 。(本题2.0分) A、 没有触发器 B、
同步时序电路和异步时序电路比较,其差异在于后者 ( ) 。(本题2.0分) A、 没有触发器 B、 没有统一的时钟脉冲控制 C、 没有稳定状态 D、 输出只与
函数,当变量的取值为( )时,将出现冒险现象。(本题4.0分) A、 B=C=1 B、 B=C=0
函数,当变量的取值为( )时,将出现冒险现象。(本题4.0分) A、 B=C=1 B、 B=C=0 C、 A=1,C=0 D、 A=0,B=0
和 TTL 电路相比, CMOS 电路最突出的优点在于( )(本题4.0分) A、 可靠性高 B、
和 TTL 电路相比, CMOS 电路最突出的优点在于( )(本题4.0分) A、 可靠性高 B、 抗干扰能力强 C、 速度快 D、 功耗低
只读存储器 ROM 中的内容,当电源断掉后又接通,存储器中的内容 () 。(本题2.0分) A、 全
只读存储器 ROM 中的内容,当电源断掉后又接通,存储器中的内容 () 。(本题2.0分) A、 全部改变 B、 全部为 0 C、 不可预料 D、 保持不变
五个 D 触发器构成环形计数器,其计数长度为( ) 。(本题2.0分) A、 5 B、 10 C、
五个 D 触发器构成环形计数器,其计数长度为( ) 。(本题2.0分) A、 5 B、 10 C、 25 D、 32
欲将容量为 256 × 1 的 RAM 扩展为 1024 × 8 , 则需要控制各片选端的辅助译码器
欲将容量为 256 × 1 的 RAM 扩展为 1024 × 8 , 则需要控制各片选端的辅助译码器的 输入端数为( ) 。(本题2.0分) A、 4 B、
用555定时器组成施密特触发器,当输入控制端CO外接10V电压时,回差电压为( )。(本题2.0分)
用555定时器组成施密特触发器,当输入控制端CO外接10V电压时,回差电压为( )。(本题2.0分) A、 3.33V B、 5V C、 6.66V D、 10
用卡诺图法化简函数F(ABCD)=∑m(0,2,3,4,6,11,12)+∑d(8,9,10,13,
用卡诺图法化简函数F(ABCD)=∑m(0,2,3,4,6,11,12)+∑d(8,9,10,13,14,15)得最简与-或式________。(本题4.0
单选题) 要构成容量为2K ×8的RAM,需要多少片容量为256×4的RAM?( )(本题4.0分)
单选题) 要构成容量为2K ×8的RAM,需要多少片容量为256×4的RAM?( )(本题4.0分) A、 2 B、 4 C、 8 D、 16
多选题) TTL 电路在正逻辑系统中,以下各种输入中 相当于输入逻辑“1”。(本题4.0分) A、
多选题) TTL 电路在正逻辑系统中,以下各种输入中 相当于输入逻辑“1”。(本题4.0分) A、 悬空 B、 通过电阻2.7kΩ接电源 C、 通过电阻2.7k
. 采用对称双地址结构寻址的 1024 × 1 的存储矩阵有 ( ) 。(本题2.0分) A、 1
. 采用对称双地址结构寻址的 1024 × 1 的存储矩阵有 ( ) 。(本题2.0分) A、 10 行 10 列 B、 5 行 5 列 C、 32 行 32
石英晶体多谐振荡器的突出优点是( )。
石英晶体多谐振荡器的突出优点是( )。(本题2.0分) A、 速度高 B、 电路简单 C、 振荡频率稳定 D、 输出波形边沿陡峭
单选题) 欲设计 0 , 1 , 2 , 3 , 4 , 5 , 6 , 7 这几个数的计数器,如果
单选题) 欲设计 0 , 1 , 2 , 3 , 4 , 5 , 6 , 7 这几个数的计数器,如果设计合理,采用同步二进 制计数器,最少应使用( ) 级触发器
用 1K×4 位的 DRAM 设计 4K×8 位的存储器的系统需要的芯片数和地址线的根数是( ) (
用 1K×4 位的 DRAM 设计 4K×8 位的存储器的系统需要的芯片数和地址线的根数是( ) (本题4.0分) A、 16片,10根 B、 8片,10根 C
若用JK触发器来实现特性方程为,则JK端的方程为( )。(本题4.0分) A、 J=AB,K= B、
若用JK触发器来实现特性方程为,则JK端的方程为( )。(本题4.0分) A、 J=AB,K= B、 J=AB,K= C、 J=,K=AB D、 J=,K=AB
函数F(A,B,C)=AB+BC+AC的最小项表达式为( ) 。(本题2.0分) A、 F(A,B,
函数F(A,B,C)=AB+BC+AC的最小项表达式为( ) 。(本题2.0分) A、 F(A,B,C)=∑m(0,2,4) B、 (A,B,C)=∑m(3,5
一个无符号4位权电阻DAC,最低位处的电阻为40KΩ,则最高位处电阻为( )。(本题2.0分) A、
一个无符号4位权电阻DAC,最低位处的电阻为40KΩ,则最高位处电阻为( )。(本题2.0分) A、 4KΩ B、 5KΩ C、 10KΩ D、 20KΩ
为实现将JK触发器转换为D触发器,应使( )。(本题2.0分) A、 J=D,K=
为实现将JK触发器转换为D触发器,应使( )。(本题2.0分) A、 J=D,K= B、 K=D,J= C、 J=K=D D、 J=K=
用二进制异步计数器从 0 做加法,计到十进制数 178 ,则最少需要( )个触发 器。(本题2.0分
用二进制异步计数器从 0 做加法,计到十进制数 178 ,则最少需要( )个触发 器。(本题2.0分) A、 2 B、 6 C、 7 D、 8