题目内容：
有如下一个描述电路的verilogHDL程序段always@(aorborcordortmp1ortmp2)begin（）tmp1=ab;（）tmp2=c|d;（）y=tmp1|tmp2;end初始值a=0，b=1，c=0，d=0，tmp1=0，tmp2=0，y=0如果这个时候发生变化a=1，请推算变化稳定后的tmp和tmp2，y的值是
A.0,0,0
B.1,0,0
C.1,0,1
D.1,1,0
E.1,1,1
F.0,1,0
参考答案：
选择题：有如下一个描述电路的verilogHDL程序段always@(aorborcordortmp1ortmp2)begin（
- 题目分类：中国大学MOOC慕课
- 题目类型：选择题
- 号外号外：注册会员即送体验阅读点！