题目内容：
用逻辑门描述一个全加器，是属于那个设计层次
A.晶体管级
B.物理级
C.门级
D.系统级
参考答案：
选择题：用逻辑门描述一个全加器，是属于那个设计层次：
- 题目分类：中国大学MOOC慕课
- 题目类型：选择题
- 号外号外：注册会员即送体验阅读点！
常见的HDL语言有：
常见的HDL语言有：这是一个关于语言 EDA技术与Verilog的相关问题，下面我们来看
下列两项的值是一样的：4d94b1001
下列两项的值是一样的：4d94b1001这是一个关于EDA技术与Verilog的相关问题，下面我们来看
异步复位是指复位信号依赖于时钟信号
异步复位是指复位信号依赖于时钟信号这是一个关于信号 时钟 EDA技术与Verilog的相关问题，下面我们来看
下列代码含义为（），（*synthesis，keep*）wire i；
下列代码含义为（），（*synthesis，keep*）wire i；这是一个关于变量 端口 EDA技术与Verilog的相关问题，下面我们来看
下列项目中，不属于管理会计系统能够提供的信息是（）。
下列项目中，不属于管理会计系统能够提供的信息是（）。这是一个关于信息 价值量 生活中的管理会计的相关问题，下面我们来看