题目内容：
下列哪些是正确的
A.如果将某信号定义为边沿敏感时钟信号，则必须在敏感信号列表中给出对应的表述
B.若将某信号定义为对应于时钟的电平敏感的异步控制信号，在always过程结构中必须明示信号的逻辑行为
C.若将某信号定义为对应于时钟的同步控制信号，则绝不可以以任何形式出现在敏感信号表中
D.敏感信号列表中可以出现混合信号
参考答案：
选择题：下列哪些是正确的：
- 题目分类：中国大学MOOC慕课
- 题目类型：选择题
- 查看权限：VIP
编辑矢量波形文件进行仿真时，需要编辑的是
编辑矢量波形文件进行仿真时，需要编辑的是这是一个关于编辑 信号 EDA技术与Verilog的相关问题，下面我们来看
QuartusII支持哪些设计输入方式：
QuartusII支持哪些设计输入方式：这是一个关于文件 原理图 EDA技术与Verilog的相关问题，下面我们来看
确定采样深度，需要考虑的有
确定采样深度，需要考虑的有这是一个关于信号 存储器 EDA技术与Verilog的相关问题，下面我们来看
引脚锁定与具体的目标芯片型号无关。
引脚锁定与具体的目标芯片型号无关。这是一个关于目标 芯片型号 EDA技术与Verilog的相关问题，下面我们来看
将256个正弦信号数据写入rom模块后，应设计一个几位的二进制计数器，来实现存储器的寻址？
将256个正弦信号数据写入rom模块后，应设计一个几位的二进制计数器，来实现存储器的寻址？这是一个关于正弦 存储器 EDA技术与Verilog的相关问题，下面我们来看